实验四 译码器和数据选择器 一、 实验目的 1、深入理解集成译码器和数据选择器的工作原理 2、掌握集成译码器和数据选择器的使用方法 3、了解译码器和数据选择器的常见应用 二、 实验仪器及材料 1、FPGA开发套件及软件开发环境 2、器件 74LS139 2-4线译码器 74LS153 74LS00 双4选1数据选择器 二输入四与非门 三、 实验内容 1、译码器功能测试 将74LS139译码器按图4.1引脚说明图接线，按表4.1输入电平分别置位，填写功能表 74LS139 16 15 14 13 12 11 10 9 表4.1 译码器功能表 输入 使能 G H L L L L 选择 B X L L H H A X L H L H Y0 输出 Y1 Y2 Y3 1 1G VCC 2 1A 2G 3 1B 2A 4 1Y0 2B 5 1Y1 2Y0 6 1Y2 2Y1 7 1Y3 2Y2 8 GND 2Y3 图4.1 2、译码器转换 将2—4线译码器转换为3—8线译码器 （1） 画出转换电路图 （2） 在开发环境下搭建电路并验证设计是否正确 （3） 设计并填写该3—8线译码器功能表，画出输入输出波形 3、数据选择器的测试及应用 （1） 完成双4选1数据选择器74LS153功能测试； （2） 在仿真测试过程中，设置4个不同频率的数字脉冲信号作为数据输入，接到数据选择器4个数据输入端，将选择端置位，使输出端分别观察到4种不同频率脉冲信号。根据观察结果填写表4.2。 （3） 分析上述实验结果并总结数据选择器的作用 4、中规模组合逻辑电路设计：分别采用集成3－8译码器和四选一数据选择器完成一位全减器设计。 表4.2 数据选择器功能表 选择端 数据输入端 输出控制 输出 B A 1C3 2C2 1C1 1C0 G Y X X X X X X 1 0 0 0 0 1 0 1 0 0 1 1 0 四、 实验报告 根据报告模板各部分内容撰写实验报告。实验结果记录须包括： 1. 根据实验内容整理实验结果，阐述译码器和数据选择器功能及特性。 2. 按照组合逻辑电路一般设计步骤，准确记录各步骤分析过程、设计内容。要求图、表绘制规范，内容清晰。 3. 对设计电路进行功能测试，记录测试数据，判断是否满足需求。要求原始实验结果记录，即仿真测试波形图和实际硬件环境运行结果的拍照、截图。 4. 数据的整理、分析，根据原始数据整理得到的真值表、时序图、状态转换图等，以及用输入、输出变量之间的逻辑关系分析描述。 本文来源：https://www.wddqw.com/doc/ff6fd95a74232f60ddccda38376baf1ffc4fe343.html