2.5D IC 封装超越摩尔定律，改变游戏规则 近日，有两家公司同时发布了在芯片封装方面的革命性突破：一个是 意法半导体宣布将硅通孔技术(TSV)引入 MEMS 芯片量产，在意法半导体的多 片 MEMS 产品(如智能传感器、多轴惯性模块)内，硅通孔技术以垂直短线方式 取代传统的芯片互连线方法(无需打线绑定)，在尺寸更小的产品内实现更高的 集成度和性能。另一个则是赛灵思宣布通过堆叠硅片互联 (SSI) 技术，将四个 不同 FPGA 芯片在无源硅中介层上并排互联，结合 TSV 技术与微凸块工艺， 构建了相当于容量达 2000 万门 ASIC 的可编程逻辑器件。虽然同样是基于 TSV 技术，前一种垂直堆叠业界称为 3D 封装;后一种互联堆叠称为 2.5D 封装。这 两种不同 TSV 封装技术的成功量产商用，将会带来一种新的游戏规划在摩尔定 律越来越难走、新的半导体工艺迈向 2xnm 越来越昂贵的今天，封装上的革命 已是一种最好的超越对手的方式。 这里要解释一下为什么一个是 3D 封装，一个叫 2.5D 封装。目前业界已 达成一个观点，3D 是指垂直的堆叠，把多颗主动 IC 用微凸快(micropum)和硅 通孔技术连在一起，微凸快是一种新兴技术，中间有非常多的挑战。比如两个 硅片之间有应力，举例来说，两个芯片本身的膨胀系数有可能不一样，中间连 接的微凸快受到的压力就很大，一个膨胀快，一个膨胀慢，会产生很大的应力。 第二，硅通孔也会有应力存在，会影响周围晶体管的性能。第三是热管理的挑 战，如果两个都是主动的 IC，散热就成为很大的问题。所以对于真正的 3D 封 装，行业需要解决上面三个重要挑战。 赛灵思公司全球高级副总裁，亚太区 执行总裁汤立人解释，目前能实现 3D 封装的只是 Memory 芯片。意法半导体 的 MEMS 能实现 3D 封装，因为它面临的发热等问题小一些，但对于移动终端 来说，器件尺寸会大大减小，这也是一个趋势。从目前掌握的情况看，要实现不同的复杂逻辑 IC 之间的真正 3D 封装，至少还需要 2-3 年的时间。 他接着解释 2.5D 的方式：我们联合 TSMC 和 Amkor 等产业链伙伴，采 用的 2.5D 方式，多颗主动 IC 并排放到被动的介质上。因为硅中介层是被动硅 片，中间没有晶体管，不存在 TSV 应力以及散热问题。通过多片 FPGA 的集 成，容量可以做到很大，避开新工艺大容量芯片的良率爬坡期，并因为避免了 多片 FPGA 的 I / O 互连而大幅降低功耗，比如此次我们推出的集成四片 FPGA 的 Virtex-7 2000T 功耗小于 20W，容量相当于 ASIC 的 2000 万门。如果是 4 个 单片 FPGA 分开采用，加起来的功耗远远大于这个数，可能会是几倍的数值。 tips:感谢大家的阅读，本文由我司收集整编。仅供参阅！ 本文来源：https://www.wddqw.com/doc/c81629495bfafab069dc5022aaea998fcc22407e.html