8位行波进位加减法器课程设计报告

时间:2022-08-12 14:26:58 阅读: 最新文章 文档下载
说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。


南通大学计算机科学与技术学院





计算机组成原理课程设计















8 位行波进位加减法器

_____

_________ ___

_____ _____ _____



指导教师




目录

1. 设计目的⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯ 2. 设计内容⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯

3. 设计要求⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯

4. 设计原理与电路图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯

5. 系统调试情况⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯

6. 设计总结与体会⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯

7. 参考文献⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯

1 1 1 1 3 4 5
















1 设计目的

熟练掌握补码加减法运算规则

2 设计内容

设计一个能够完成

8 位补码加减法运算的

ALU

3 设计要求

采用行波(串行)进位的方式,并具备溢出判断功能

4 设计原理与电路图 ( 包括总框图、微程序控制器的逻辑图、电路图和封装图)

逻辑表达式:



Si Ai Bi Ci

C

i 1

Ai Bi Ai Ci Bi Ci

Ai Bi ( Ai Bi )Ci Ai Bi .( Ai Bi ).Ci

1 位全加器逻辑电路图 1 位全加器封装图 FA












n 位行波进位的补码加法 /加法器原理图

n 位行波进位的补码加法 /加法器

5 系统调试情况

测试 1:当 m=0时,执行 00000001+00000001,结果为 00000010,如下图所示:




测试 2:当 m=1时,执行 00000001-00000001 ,结果为 00000000,如下图所示:



测试 3:当 m=0时,执行 01111111+000000001,结果为 011111111,产生溢出,红灯亮,如下图所示:




测试 4:当 m=1时,执行 10000000-00000001 ,结果为 110000001,产生溢出,红灯亮,如图所示:



6 设计总结与体会

本次课程设计,让我学到了很多。首先,我学会了如何去设计一个简单的加法器。其次,

在这次的设计中, 我也遇到了很多问题, 本次设计是设计一个 8 位的补码加法器, 需要考虑加数的正负和溢出情况, 所以我找出了数电课本复习了有关知识。 在画图方面的也让我知道:做任何小事情都不要粗心,有时候你不注意一些小细节,所得的电路图就是错误的。



7 参考文献

[1] 白中英



计算机组成原理(第四版

立体化教材) [M]. 北京:科学出版社, 2008.

[2] 康光华 电子技术基础(第五版 .数字部分) [M] 北京:高等教育出版社, 2006.

[3]


本文来源:https://www.wddqw.com/doc/feb6bd2a15fc700abb68a98271fe910ef12daee4.html